Senior DFT Engineer in Warsaw

Senior DFT Engineer in Warsaw

Warsaw Pełny etat 135000 - 165000 zł / rok (szac.) Stacjonarnie
C

W skrócie

  • Zadania: Zarządzaj procesem DFT dla SoC, od architektury po testy produkcyjne.
  • Firma: Wiodąca firma technologiczna oferująca kompleksowe usługi projektowania i produkcji.
  • Benefity: Atrakcyjne wynagrodzenie, benefity zdrowotne oraz możliwości pracy zdalnej.
  • Pozostałe informacje: Dynamiczne środowisko z doskonałymi możliwościami rozwoju kariery.
  • Dlaczego ta praca: Pracuj nad nowoczesnymi technologiami i wpływaj na rozwój zaawansowanych SoC.
  • Kwalifikacje: Wykształcenie w inżynierii elektrycznej oraz minimum 3-letnie doświadczenie w DFT.

Przewidywane wynagrodzenie mieści się w przedziale 135000 - 165000 zł za rok.

We are hiring a

Senior DFT Engineer in Europe to own Design-for-Test on customer So Cs end-to-end: DFT architecture, scan/ATPG, memory BIST, boundary scan, pattern validation and production test hand-off.

The company provides end-to-end ASIC and COT design and turnkey manufacturing services to fabless companies and OEMs building advanced So Cs.

Its offering covers architecture, RTL-to-GDSII implementation, analog/mixed-signal design, and productization through silicon, package, and test.

Working across process nodes from 180nm to 2nm, it has completed over 350 tape-outs since 1986.

Requirements: Must-Have Requirements

BSc in Electrical Engineering from a recognized university.

Minimum 3 years of hands-on DFT experience — must. Senior-level profiles preferred.

DFT methodologies: scan, ATPG, at-speed test, memory BIST, I/O DFT.

Scan insertion and ATPG for stuck-at, transition-delay, bridging and IDDQ fault models; test-coverage improvement.

DFT DRC analysis and coverage debug with Synopsys DFT Compiler / Test MAX (Tetra MAX) / Spy Glass DFT or equivalent Siemens (Mentor) Tessent tools.

Memory BIST — Tessent MBIST.

Strong knowledge of JTAG IEEE 1149.1, IEEE 1149.6 and IEEE 1500 (formerly P1500).

Hands‑on design and implementation of DFT features.

End‑to‑end DFT flow ownership: concept - tape‑out - production.

Gate‑level simulation setup and runs (pattern validation).

Formal equivalence checking.

Perl / Tcl / UNIX scripting for flow automation.

Nice to Have

Broader Siemens Tessent experience (Scan Pro / Test Kompress, LBIST) beyond MBIST.

Advanced-node experience (7nm and below).

Python for flow automation.

#J-18808-Ljbffr

Senior DFT Engineer in Warsaw – pracodawca: CommIT

Commit to global technologii usługowej, która dynamicznie rozwija swoją obecność w regionie EMEA, oferując wyjątkowe możliwości rozwoju zawodowego w zespole GCP Cloud Account Executive. Pracując w innowacyjnym i przedsiębiorczym środowisku, będziesz miał szansę na realny wpływ na rozwój działu chmurowego oraz na budowanie długotrwałych relacji z klientami, co sprzyja nie tylko osobistemu rozwojowi, ale także przyczynia się do sukcesu całej organizacji. Oferujemy elastyczne warunki pracy, wsparcie w rozwoju kariery oraz dostęp do najnowszych technologii, co czyni nas doskonałym pracodawcą dla ambitnych profesjonalistów.

C

Dane kontaktowe:

Zespół rekrutacyjny CommIT

Naszym zdaniem te umiejętności pozwolą ci błyszczeć jako Senior DFT Engineer in Warsaw

DFT architecture
Scan/ATPG
Memory BIST
Boundary scan
Pattern validation
Production test hand-off
DFT methodologies