Chip Package Design Engineer – Remote in Katowice

Chip Package Design Engineer – Remote in Katowice

Katowice Pełny etat 108000 - 132000 zł / rok (szac.) Zdalnie
S

W skrócie

  • Zadania: Twórz innowacyjne projekty pakietów dla chipów AI/ML w zdalnym zespole.
  • Firma: SPD Technology - lider w technologii integracji krzemowej.
  • Benefity: Elastyczny grafik, praca zdalna i możliwość wpływania na rozwój platform sprzętowych.
  • Pozostałe informacje: Dynamiczne środowisko z możliwościami rozwoju kariery.
  • Dlaczego ta praca: Pracuj nad zaawansowanymi technologiami i kształtuj przyszłość AI.
  • Kwalifikacje: 8-letnie doświadczenie w projektowaniu pakietów chipów oraz znajomość Cadence APD lub Mentor Expedition.

Przewidywane wynagrodzenie mieści się w przedziale 108000 - 132000 zł za rok.

SPD Technology is seeking a senior Package Design Engineer to join our Silicon Integration team.

You will develop substrate designs for advanced 2.5D/3.5D packaging used in high-performance ML and AI chips, collaborating with SI/PI, Thermal/Mechanical, and PCB teams.

This fully remote role offers a flexible schedule and a chance to influence hardware platforms deployed at scale.

You should have 8 years of experience in chip package substrate design with Cadence APD or Mentor Expedition, and

#J-18808-Ljbffr

Chip Package Design Engineer – Remote in Katowice – pracodawca: SPD Technology

SPD Technology to doskonały pracodawca, który oferuje wyjątkowe możliwości rozwoju zawodowego w zdalnym środowisku. Nasza kultura pracy opiera się na współpracy i innowacyjności, co pozwala inżynierom na realizację ambitnych projektów oraz dzielenie się wiedzą. Oferujemy elastyczne godziny pracy, wsparcie w nauce nowych technologii oraz możliwość wpływania na rozwój kluczowych komponentów platformy.

S

Dane kontaktowe:

Zespół rekrutacyjny SPD Technology

Naszym zdaniem te umiejętności pozwolą ci błyszczeć jako Chip Package Design Engineer – Remote in Katowice

Chip Package Substrate Design
Cadence APD
Mentor Expedition
Collaboration with SI/PI Teams
Collaboration with Thermal/Mechanical Teams
Collaboration with PCB Teams
Experience in High-Performance ML and AI Chips